科技

您的位置:主页 > 科技 >

“亚博网页登录”现代USB音频系统设计挑战的应对

发布日期:2021-09-13 00:07浏览次数:
本文摘要:USB音频是大多数设备中广泛使用的模块,除了最古老的个人电脑硬件和操作系统。凭借其强大的连接和数据传输速率,人们可能会指出,在这个模块上传输高质量的音频非常简单。然而,如今成功的基于USB的音频产品在芯片和系统上做了大量的工作,必须解决时钟完全恢复等棘手的问题。 问题的本质是最终输出设备将音频传输到扬声器、耳机或线路输入插座,需要一个主时钟来调整音频切换速度。

亚博网页登录

USB音频是大多数设备中广泛使用的模块,除了最古老的个人电脑硬件和操作系统。凭借其强大的连接和数据传输速率,人们可能会指出,在这个模块上传输高质量的音频非常简单。然而,如今成功的基于USB的音频产品在芯片和系统上做了大量的工作,必须解决时钟完全恢复等棘手的问题。

问题的本质是最终输出设备将音频传输到扬声器、耳机或线路输入插座,需要一个主时钟来调整音频切换速度。这个主时钟必须具备两个独立国家的属性:1)必须是音频比特率的整数倍,必须非常精确(这样就不用在计时错误的时候丢弃或者复制音频样本);2)其晃动(或幅度噪声)必须足够低,这样数模转换过程才会受到影响。

这里的挑战是我们必须同时面对这两种拒绝。部分困难来自于通过USB线的数据流接收端并没有告知一个明确的比特率。

其实也猜不出理论比特率。更重要的是,来自USB电缆的数据没有任何形式的时钟。与大多数其他串行接口相比,这是一个重大而严重的缺陷。

其他串行接口要么发送时钟,要么构建数据,这样在操作时,它们总能从连接中找到时钟。唯一可以从USB模块获得的时钟信息是某类数据包不会每毫秒接收一个连接帧,这个事件可以被接管硬件检测到。

根据未知方法,可以从发射端的系统时钟推断出有这个毫秒值,原始音频采样率也是有一定程度的(后面我们就不简单辩论一个值得注意的了)。一个很简单的解决问题的方法可能是,我们可以把1kHz的时钟放在一个基于PLL的乘法器中,根据需要进行乘法运算,创建音频主时钟,所有的子时钟都基于此。

但是在处理CD音频的系统中,采样频率是44.1kHz,典型的传统音频数模转换器需要的主时钟是256倍,也就是11.2896MHz,实际上在单个PLL中,输出频率翻倍这么大的倍数,性能会非常好。这就打击了乘法器的敌人:环路比特率、参考激励抑制和压控振荡器晃动。

更重要的是,在这种情况下,我们要把1kHz乘以一个非整数的数,这就更不可能完成了。堆叠的两个非常简单的乘法器环路在幅度噪声和假抑制的条件下将不起作用。

但是这种方法往往不会造成相当大的功耗,需要高端芯片和精致的仿真设计。或者说,我们宁愿适当放慢速度来改变市场对时钟频率的需求。

USB音频链路的标称比特率可能会在线路之间快速变化,需要将近一秒的时间才能稳定下来,以免造成性能不可靠。这种方法最初应用于同频率工作室的数字音频连接,成本和尺寸不是最重要的。

在过去的几年里,有各种方法来创建必要的音频主时钟,这仍然要避免锁相环倍频的后遗症。他们已经制造了许多特殊的芯片组,如USB扬声器、耳机和外置声卡。这些器件可以随心所欲,不需要花费额外的芯片面积或引脚数量。

这样当然可以增加成本,让大家都开心。但是,如果你的下一代USB模块的市场需求在同类功能芯片上无法满足,你该怎么办?移动设备(如媒体播放器和最近的写字板)都建立在新的平台上,运行新的操作系统,这就需要一个更标准化的USB标准作为通用附件,并自由选择有线连接的附加功能。这些系统中有些已经集成了USB音频芯片,但无法满足市场需求,抑制了设备获取基本功能。USB音频是这些小移动设备比较排斥的功能之一。

以数字形式从移动设备中提取音频有几个好处。模拟音频接口仍然可以被系统声音质量因子所容忍。这使得音频系统或播放器附件的制造商能够通过他们自己的电路设计使声音性能超过更高的水平。在某种程度上,数字音频链路提高了对时分多址模块的抵抗力(耦合到系统音频部分的模拟电路的集群移动设备蜂窝调制解调器的抵抗力)。

市面上有很多用USB外设搭建的微控制器,但是都没有设计合适的时钟分解和恢复电路,用来传输高质量的音频数据(这是目前市场的需求)。有时候这个问题可以解决,可以用于外部时钟重启芯片或者更简单的音频转换器(内置PLL或者比特率转换器),以填补主时钟精度和质量的差距。但这使得系统又回到了这些问题的后遗症:成本低,功耗高,元器件多,或者全部。此外,音频下变频技术使长内存缓冲区无法在任何系统中使用,视频图像(甚至幻灯片)需要调整音频的时间。

最近USB时钟恢复问题的解决方案已经大大简化,通过使用简单的混合信号设备来解决。它在一个设备中建立了一个单片机,可编程数字逻辑,并可以配备模拟电路。一个典型的例子就是赛普拉斯的新PSoC3系列(片上可编程系统)。

当系统时钟再次敲响时,基于微处理器的可编程设计很快就不能适应环境,因为新的代码和新的电路板可以很快回来改变,远远超过修改后的芯片块。然而,有时一些应用程序与必须专用的外围设备或处理器相对立,并且这些微处理器可能尚未构建。

这个新问题的最初解决方案走到了尽头,因为只有一些人类的微处理器和FPGA、PLD或者具有相同功能的特殊芯片(往往只用了一半)来构建一些特殊的、必要的功能。这样一来,PCB就变小了,BOM之后就多了,可能会严重威胁这个新市场。高度可编程的片上系统架构获得了另一种方法。对于这种器件,可以在数字和模拟方面创建更可配置和更灵活的结构,而几乎不需要芯片设计,也不需要明确应用清晰的图像场景。

数字的灵活性来自包含的模块(标准化数字模块,或UDB),它可以独立于主处理器核心构建简单的人群和有序的逻辑功能。它还包括特殊协处理器可以作为标准化信号处理用于频繁生成的任务,如滤波功能。

在仿真方面,由于缺乏丰富的开关网络和片上资源,可以提高常用运算放大器和比较器的性能,获得一系列的仿真模块,这是意想不到的。灵活的多域时钟树根让它无所不能。这些通用设备不能总是满足专用单功能设备所拒绝的成本。

然而,一旦必须完成一些不同的功能,与那些没有重组灵活性的方案相比,可编程设备通常不会获得最没有竞争力的物料清单成本。缓慢的产品设计——甚至是全新的设计——可以保证,在过去的几年里,可编程片上系统已经为电子产品设计做出了最重要的贡献。可编程片上系统早已被实践证明。它并不具备所有可以拒绝的要素,需要对抗原始现代消费音频设备所要求的USB数字音频能力。

可编程的数字逻辑和标准化的时钟能力可以获得一种方法,这种方法需要外围设备将所需的音频主时钟分解,并缓慢而准确地将其交给USB帧结构。该解决方案的核心是USB音频时钟全恢复流程,用于基础设备。

图1框图:图1: USB音频时钟完全恢复结构示例可编程片上系统灵活USB模块可以允许组合多种音频和控制协议端点功能。可编程数字逻辑模块矩阵构建频率准备系统,可以从稳定的晶体时钟源推导出任意标准音频比特率的主时钟。

一般来说,在模式下,时钟旨在接管USB时基(用于在连续帧中标记脉冲时间)。系统时钟锁相环通过灵活的时钟路由结构引入到该合成器中。

整个系统几乎遵循源比特率,为系统的音频转换器获得一个高质量的音频主时钟,其抖动水平可以不同于现代质量的音频系统。音频数据是从存储器到一个或多个标准I2S模块(具有所需数量的地下通道)的典型时钟输入,可以通过可编程数字块来完成。该模块可以连接到标准音频数模转换器、处理器或数字放大器。其他定制模块也可以由这些模块构建,例如,PDIF变速器。

整个过程可以双向操作,来自ADC的数据可以通过USB口回传。


本文关键词:“,亚博,网页,登录,”,现代,USB,音频,系统,USB,亚博网页版

本文来源:亚博网页版-www.barmovs.com